

**暗号アルゴリズム「Hierocrypt-L1」  
詳細評価（HW実装評価）レポート**

2001年1月19日

## 目次

1 . アルゴリズム概要	3
2 . アルゴリズムHierocrypt-L1の説明	3
2 . 1 データランダムイズ部	3
2 . 2 鍵スケジュール部	9
3 . 評価方針	1 4
3 . 1 回路規模・性能の見積方法	1 4
3 . 2 設計上の留意点	1 5
3 . 3 <b>Synthesis</b> (論理合成) 条件	1 5
4 . 各プリミティブの見積り	1 7
4 . 1 データランダムイズ部	1 7
4 . 2 鍵スケジュール部	1 8
5 . ハードウェア評価結果	1 9
6 . まとめ	2 1

## 1. アルゴリズム概要

Hierocrypt-L1は、2000年に東芝より提案された、ブロック長64ビット、鍵長128ビットとして設計された暗号アルゴリズムである。Hierocrypt-L1の設計において、次の点を重視したアルゴリズムとして提案されている。

- ・ 主要な攻撃法に対する十分な安全性
- ・ スマートカードやミドルウェアでの暗号化の高速性
- ・ 実装の効率性
- ・ 設計の透明性

以上の条件を満足するために、データ攪拌部の設計にはSPN構造の一種である入れ子型SPN構造と言うものが採用されている。入れ子型SPN構造とは、上位SPN構造のS-boxの位置に下位SPN構造を埋め込んだ、再帰的階層構造となっている。また、鍵スケジュール部の設計にはFeistel構造が利用されている。

このHierocrypt-L1の原型となったものに、128ビット暗号のHierocrypt-3と言うアルゴリズムがある。そのHierocrypt-3は、128ビットブロックでSPN構造の暗号であるSQUAREやRijndaelで攻撃対象となっているSQUARE攻撃により強い暗号の設計を目指し、入れ子型SPN構造が採用されている。そのため、Hierocrypt-L1に関しても、入れ子型SPN構造が採用されている。

## 2. アルゴリズムHierocrypt-L1の説明

### 2.1 データランダムイズ部

図1、図2はそれぞれHierocrypt-L1のデータランダムイズ部の暗号化部と復号化部を表している。一般的なFeistel構造の場合は、暗号化と復号化において、共通のデータランダムイズ部を利用することが可能であるが、SPN構造を持つHierocrypt-L1では、暗号化と復号化で別々の構成を持たなければならない。

暗号化部は、図1のように、段関数  $F$  を5段繰り返し、その後、XS関数を1段実行し、最後に64ビットの拡大鍵  $K^7$  と排他的論理和するアルゴリズムである。復号化部は図2のように、最初に64ビットの拡大鍵  $K^7$  と排他的論理和を行い、XS関数の逆関数である  $XS^{-1}$  関数を1段実行し、段関数  $F$  の逆関数である段関数  $F^{-1}$  を5段繰り返すアルゴリズムである。

暗号化部で使用される段関数  $F$  は、64ビットの入力データと64ビットの拡大鍵  $K_1^n$  ( $n$  は段数) を排他的論理和し、その結果を上位から8ビット毎に区切って8つの関数  $s$  に入力する。関数  $s$  から出力されたデータを上位、下位の32ビットずつをそれぞれ  $md_s$ 、 $l$  関

数で処理する。  $mds_L$ 関数から出力されたデータを上位下位接続し、64 ビットの拡大鍵  $K_2^n$  ( $n$ は段数) を排他的論理和し、その結果を、また、上位から 8 ビット毎に区切って 8 つの関数  $s$  に入力する。関数  $s$  から出力されたデータを  $MDS_H$ 関数で処理を行い、段関数の 64 ビットの出力データとなる。

暗号化部で最後の 1 段に使用される  $XS$  関数は、段関数 の処理から最後の  $MDS_H$ 関数の処理を省いたものである。

復号化部で使用される段関数  $s^{-1}$  は、最初に  $MDS_H$ 関数の逆関数である  $MDS_H^{-1}$ 関数で処理を行い、上位から 8 ビット毎に区切って 8 つの関数  $s$  の逆関数である関数  $s^{-1}$  に入力する。関数  $s^{-1}$  から出力されたデータを 64 ビットに接続し、64 ビットの拡大鍵  $K_2^n$  ( $n$ は段数) を排他的論理和する。その結果の上位、下位の 32 ビットずつをそれぞれ  $mds_L$ 関数の逆関数である  $mds_L^{-1}$ 関数で処理し、上位から 8 ビット毎に区切って 8 つの関数  $s$  の逆関数である関数  $s^{-1}$  に入力する。関数  $s^{-1}$  から出力されたデータを 64 ビットに接続し、64 ビットの拡大鍵  $K_1^n$  ( $n$ は段数) を排他的論理和したものが段関数  $s^{-1}$  の 64 ビットの出力データとなる。

復号化部で最初の 1 段に使用される  $XS^{-1}$ 関数は、段関数  $s^{-1}$  の処理から最初の  $MDS_H^{-1}$ 関数の処理を省いたものである。




図1. データランダムイズ部(暗号化)




図2 . データランダムイズ部(復号化)

暗号化部で使用される  $MD S_H$  関数は以下のようなものである。  $x1(8)$ 、  $y1(8)$  等は、8ビットデータを表している。

$$\begin{pmatrix} y1(8) \\ y2(8) \\ y3(8) \\ y4(8) \\ y5(8) \\ y6(8) \\ y7(8) \\ y8(8) \end{pmatrix} = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 1 & 1 & 0 \\ 1 & 1 & 0 & 1 & 1 & 1 & 1 & 1 \\ 1 & 1 & 1 & 0 & 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 1 & 1 & 1 & 0 & 1 \\ 1 & 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 1 & 1 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 & 1 & 0 & 1 & 1 \end{pmatrix} \begin{pmatrix} x1(8) \\ x2(8) \\ x3(8) \\ x4(8) \\ x5(8) \\ x6(8) \\ x7(8) \\ x8(8) \end{pmatrix} \quad \begin{aligned} y1 &= x1 + x3 + x5 + x6 + x7 \\ y2 &= x1 + x2 + x4 + x5 + x6 + x7 + x8 \\ y3 &= x1 + x2 + x3 + x6 + x7 + x8 \\ y4 &= x2 + x4 + x5 + x6 + x8 \\ y5 &= x1 + x2 + x4 + x6 + x8 \\ y6 &= x1 + x2 + x3 + x5 + x7 \\ y7 &= x1 + x2 + x3 + x4 + x5 + x6 + x8 \\ y8 &= x1 + x3 + x5 + x7 + x8 \end{aligned}$$

復号化部で使用される  $MD S_H^{-1}$  関数は、上記行列の逆行列であるが、Hierocrypt-L1の仕様書には記載されていないため、割愛する。

暗号化部で使用される  $md s_L$  関数は以下のようなものである。  $x1(8)$ 、  $y1(8)$  等は、8ビットデータを表している。

$$\begin{pmatrix} y1(8) \\ y2(8) \\ y3(8) \\ y4(8) \end{pmatrix} = \begin{pmatrix} C4 & 65 & C8 & 8B \\ 8B & C4 & 65 & C8 \\ C8 & 8B & C4 & 65 \\ 65 & C8 & 8B & C4 \end{pmatrix} \begin{pmatrix} x1(8) \\ x2(8) \\ x3(8) \\ x4(8) \end{pmatrix} \quad \begin{aligned} y1 &= C4*x1 + 65*x2 + C8*x3 + 8B*x4 \\ y2 &= 8B*x1 + C4*x2 + 65*x3 + C8*x4 \\ y3 &= C8*x1 + 8B*x2 + C4*x3 + 65*x4 \\ y4 &= 65*x1 + C8*x2 + 8B*x3 + C4*x4 \end{aligned}$$

また、利用されている原始多項式は以下のようなものである。

$$GF(2^8) \text{の原始多項式} : p(z) = z^8 + z^6 + z^5 + z + 1$$

復号化部で使用される  $md s_L^{-1}$  関数は以下のようなものである。  $x1(8)$ 、  $y1(8)$  等は、8ビットデータを表している。

$$\begin{pmatrix} x1(8) \\ x2(8) \\ x3(8) \\ x4(8) \end{pmatrix} = \begin{pmatrix} 82 & C4 & 34 & F6 \\ F6 & 82 & C4 & 34 \\ 34 & F6 & 82 & C4 \\ C4 & 34 & F6 & 82 \end{pmatrix} \begin{pmatrix} y1(8) \\ y2(8) \\ y3(8) \\ y4(8) \end{pmatrix} \quad \begin{aligned} x1 &= 82*y1 + C4*y2 + 34*y3 + F6*y4 \\ x2 &= F6*y1 + 82*y2 + C4*y3 + 34*y4 \\ x3 &= 34*y1 + F6*y2 + 82*y3 + C4*y4 \\ x4 &= C4*y1 + 34*y2 + F6*y3 + 82*y4 \end{aligned}$$

暗号化部で使用される関数  $s$  は以下のようなものである。

```
関数  $s = \{$   
07 FC 55 70 98 8E 84 4E BC 75 CE 18 02 E9 5D 80  
1C 60 78 42 9D 2E F5 E8 C6 7A 2F A4 B2 5F 19 87  
0B 9B 9C D3 C3 77 3D 6F B9 2D 4D F7 8C A7 AC 17  
3C 5A 41 C9 29 ED DE 27 69 30 72 A8 95 3E F9 D8  
21 8B 44 D7 11 0D 48 FD 6A 01 57 E5 BD 85 EC 1E  
37 9F B5 9A 7C 09 F1 B1 94 81 82 08 FB C0 51 0F  
61 7F 1A 56 96 13 C1 67 99 03 5E B6 CA FA 9E DF  
D6 83 CC A2 12 23 B7 65 D0 39 7D 3B D5 B0 AF 1F  
06 C8 34 C5 1B 79 4B 66 BF 88 4A C4 EF 58 3F 0A  
2C 73 D1 F8 6B E6 20 B8 22 43 B3 33 E7 F0 71 7E  
52 89 47 63 0E 6D E3 BE 59 64 EE F6 38 5C F4 5B  
49 D4 E0 F3 BB 54 26 2B 00 86 90 FF FE A6 7B 05  
AD 68 A1 10 EB C7 E2 F2 46 8A 6C 14 6E CF 35 45  
50 D2 92 74 93 E1 DA AE A9 53 E4 40 CD BA 97 A3  
91 31 25 76 36 32 28 3A 24 4C DB D9 8D DC 62 2A  
EA 15 DD C2 A5 0C 04 1D 8F CB B4 4F 16 AB AA A0  
};
```

復号化部で使用される関数  $s^{-1}$  は、上記行列の逆行列であるが、Hierocrypt-L1の仕様書には記載されていないため、割愛する。



## 2.2 鍵スケジュール部

Hierocrypt-L1の鍵スケジュール部は、図3のような繰り返し段構成から成る中間鍵生成部と、各段の中間鍵から拡大鍵を生成する拡大鍵生成部から構成されている。

中間鍵生成部は、図3のように128ビットの暗号化鍵  $K$  をダミー一段処理  $\sigma_0$  で処理を行い、その後、中間鍵段関数  $\sigma$  を4回、中間鍵段関数  $\sigma^{-1}$  を3回実行して、128ビットの中間鍵  $Z1$  から  $Z7$  を作成します。




図3. 鍵スケジュール部(中間鍵生成部)

中間鍵生成部で使用するダミー一段処理  $\sigma_0$  は、図4のように128ビット入力128ビット出力の関数である。128ビットの入力を32ビット毎に分割し、 $M_5$ 関数、 $M_B$ 関数、 $F$ 関数と3回の排他的論理和を処理する。

中間鍵生成部で使用する中間鍵段関数  $\sigma$  は、図5のように128ビット入力128ビット出力の関数である。128ビットの入力を32ビット毎に分割し、 $P^{(16)}$ 関数、 $M_5$ 関数、 $M_B$ 関数、 $F$ 関数と3回の排他的論理和を処理する。




図 4 . ダミー一段処理  $\sigma_0$




図 5 . 中間鍵段関数  $\sigma$

中間鍵生成部で使用する中間鍵段関数  $\sigma^{-1}$  は、図 6 のように 128 ビット入力 192 ビット出力 (W1 と W2 も拡大鍵生成部で使用するため) の関数である。128 ビットの入力を 32 ビット毎に分割し、 $P^{(16)-1}$  関数、 $M_5$  関数、 $M_B$  関数、F 関数と 3 回の排他的論理和を処理する。




図 6 . 中間鍵段関数  $\sigma^{-1}$

中間鍵生成部で使用する  $P^{(n)}$  関数および、 $P^{(n)-1}$  関数は以下のようなものである。 $x1(n)$ 、 $y1(n)$ 等は、 $n$ ビットデータを表している。

**$P^{(n)}$  関数**

$$\begin{pmatrix} y1(n) \\ y2(n) \\ y3(n) \\ y4(n) \end{pmatrix} = \begin{pmatrix} 1 & 0 & 1 & 0 \\ 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 1 \\ 1 & 0 & 1 & 1 \end{pmatrix} \begin{pmatrix} x1(n) \\ x2(n) \\ x3(n) \\ x4(n) \end{pmatrix}$$

**$P^{(n)-1}$  関数**

$$\begin{pmatrix} x1(n) \\ x2(n) \\ x3(n) \\ x4(n) \end{pmatrix} = \begin{pmatrix} 1 & 1 & 1 & 0 \\ 1 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \end{pmatrix} \begin{pmatrix} y1(n) \\ y2(n) \\ y3(n) \\ y4(n) \end{pmatrix}$$

中間鍵生成部で使用する  $M_5$  関数および  $M_B$  関数は以下のようなものである。  $x1(8)$ 、 $y1(8)$ 等は、8ビットデータを表している。

$M_5$  関数

$$\begin{pmatrix} y1(8) \\ y2(8) \\ y3(8) \\ y4(8) \end{pmatrix} = \begin{pmatrix} 1 & 0 & 1 & 0 \\ 1 & 1 & 0 & 1 \\ 1 & 1 & 1 & 0 \\ 0 & 1 & 0 & 1 \end{pmatrix} \begin{pmatrix} x1(8) \\ x2(8) \\ x3(8) \\ x4(8) \end{pmatrix}$$

$M_B$  関数

$$\begin{pmatrix} y1(8) \\ y2(8) \\ y3(8) \\ y4(8) \end{pmatrix} = \begin{pmatrix} 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \end{pmatrix} \begin{pmatrix} x1(8) \\ x2(8) \\ x3(8) \\ x4(8) \end{pmatrix}$$

中間鍵生成部で使用する  $F$  関数は図7のように32ビット入力32ビット出力の関数である。32ビットの入力を8ビット毎に分割し4つの関数  $s$  と、 $P^{(8)}$ 関数进行处理する。




図 7 .  $F$  関数

鍵スケジュール部の拡大鍵生成部に関しては、下記の式により、 $t$  段目の32ビット毎の鍵  $K^{(t)}_1$  から  $K^{(t)}_4$  までが生成される。1 段目から4段目までは拡大鍵生成(平文側)を処理し、5段目から7段目までは拡大鍵生成(暗号文側)を処理する。

なお、 $t = 7$  の時の  $K^{(t)}_3$ 、 $K^{(t)}_4$  は使用しないことに注意する。下記の式に使用されている  $F$  関数は、中間鍵生成部で使用した関数を利用している。

[拡大鍵生成(平文側)] ( $1 \leq t \leq 4$ ) : それぞれの処理は32ビット

$$V^{(t)} = F(Z^{(t-1)}_2 + Z^{(t)}_3)$$

$$K^{(t)}_1 = Z^{(t-1)}_1 + V^{(t)}$$

$$K^{(t)}_2 = Z^{(t)}_3 + V^{(t)}$$

$$K^{(t)}_3 = Z^{(t)}_4 + V^{(t)}$$

$$K^{(t)}_4 = Z^{(t-1)}_2 + Z^{(t)}_4$$

[拡大鍵生成(暗号文側)] ( $5 \leq t \leq 7$ ) : それぞれの処理は32ビット

$$V^{(t)} = F(Z^{(t-1)}_1 + Z^{(t-1)}_3)$$

$$K^{(t)}_1 = Z^{(t)}_1 + Z^{(t-1)}_3$$

$$K^{(t)}_2 = W^{(t)}_1 + V^{(t)}$$

$$K^{(t)}_3 = W^{(t)}_2 + V^{(t)}$$

$$K^{(t)}_4 = Z^{(t-1)}_1 + W^{(t)}_2$$

### 3. 評価方針

今回の性能評価は、SBOX、乗算器、加算器、ラウンド関数等といった基本的な機能を実現している個々のパーツ(以下、primitive)の評価(回路規模、処理速度等)を実施することによりアルゴリズム全体の性能を見積る方法で評価を行い、また、個々の primitive においては、実際の LSI 作成に則した条件を付加して評価を行うことを前提に行った。なお、本報告で用いる評価環境は、我々が H/W 評価経験のある三菱 0.35  $\mu\text{m}$  CMOS ASIC ライブラリを用い、回路記述には Verilog-HDL、Synthesis には Design Compiler を用い、回路規模(ゲート数)およびクリティカルパス長、処理速度等の性能見積を行った。

#### 3.1 回路規模・性能の見積方法

理想的と考えられる評価は、個々のアルゴリズムに対し、公平な評価指標のもとに、最大限の optimize (SBOX の小型化および最速化、および SBOX やラウンド関数のような複数回使用される回路の実装個数と繰り返し回数のトレードオフ等の検討)を試みて回路規模、性能を見積ることである。しかし、この評価方法では、開発時間、開発資源(論理合成ツール等のソフトウェア、コンピュータ等のハードウェアおよび開発者等)が大量に必要となり、本詳細評価期間では、全てのアルゴリズムを公平な指標のもとに optimize することは困難である。そこで特定のアルゴリズムだけを最適化することはせずに、アルゴリズムを全て実装(回路規模は大きくても構わない)し、クリティカルパス長の短縮(処理速度向上)を重視して評価を行った。

そこで今回の評価方法は、以下の通りに行った。

原則として、評価対象アルゴリズム全体(鍵スケジュールおよびすべての内部鍵レジスタを含む)をすべて H/W 実装することを前提とする。

入力鍵サイズは 128bit とし、性能評価時に、暗号化、復号部分と拡大鍵生成部分の分離を容易にするため、拡大鍵は全てレジスタに格納する。

SBOX、乗算器、加算器、ラウンド関数等といった基本的な機能を実現している個々のパーツ(以下、primitive)の評価(回路規模、処理速度等)を実施する。

primitive の使用個数の総和を求め回路規模とする。

クリティカルパス上に存在する primitive の遅延値すべての総和を求めクリティカルパス長とする。

「処理速度」を以下のように定義する。

$$\text{Throughput [Mbps]} = \frac{\text{ブロックサイズ (128 bit)}}{\{\text{暗号化 (または復号) 回路のクリティカルパス [ns]}\}}$$

テーブル参照型 SBOX の実装は、論理合成ツール (Design Compiler) のみを用い optimize を行う。

我々がハードウェア評価経験のあるツールを用いる。

- ・ 開発言語 : Verilog-HDL
- ・ シミュレータ : Verilog-XL
- ・ デザインライブラリ : 三菱 0.35 μm CMOS ASIC ライブラリ
- ・ 論理合成および性能評価 : Design Compiler ( version 1998.08 )

評価するときの環境条件は、Worst ケースとする。

注...Worst ケースとは、ハードウェアが動作する環境が劣悪、かつ、LSI 製造時のバラツキ度合いが悪い方の状態にあることを意味する。一般的に、ハードウェアの性能を議論するときには、議論の対象となっているハードウェアの動作を保証するという意味で、Worst ケースで性能を論じることがほとんどである。よって、これ以降は、何も断りが無い場合は全て Worst ケースで議論を行う。

### 3.2 設計上の留意点

primitive の回路設計は、Verilog-HDL で記述し、設計する際の細かなブロック分けは、可能な限りアルゴリズム開発者のブロック分けに準じるように留意し行った。

### 3.3 Synthesis (論理合成) 条件

Synthesis(論理合成)ツールは Synopsys 社の Design Compiler(version 1998-08)を用い、すべてのアルゴリズムおよび primitive に同一の条件を付加した。この条件は、速度を最大、かつ、実際の LSI 作成に則するようなものである。以下に条件を示す。

加算・減算・乗算回路は、Synopsys の Design Ware Basic Library 内にある最速なライブラリを用いる。

- ・ 32bit 加算器は Synopsys の Design Ware Basic Library 内にある DW01\_add(cla)[Carry look-ahead synthesis model]を用いる。
- ・ 32bit 減算器は Synopsys の Design Ware Basic Library 内にある

DW01\_sub(csa)[Carry look-ahead synthesis model]を用いる。

- ・ 32bit 乗算器は Synopsys の Design Ware Basic Library 内にある DW02\_mult(csa)[Carry-save array synthesis model]を用いる。

その他の条件は、基本的に default 値を用いる。ただし、fanout に関する条件は以下の理由で付加する。

#### fanout 条件を全く付加しないことによる問題点

ある primitive の入力端子に fanout 条件が付けられていないとその入力端子は駆動能力が「 」のドライバより駆動されていることになり、『primitive レベルでの評価からアルゴリズム全体を試算し評価する結果』と『アルゴリズム全体のレベルでの評価する結果』でかなりの違いが出てきてしまう。

実際の LSI 設計では、各 primitive の負荷状況(fanout 等)やドライバの駆動能力は、キャラクタライズ (characterize) という手法を用い、各入出力ピンの負荷状況を自動的に設定する方法、もしくは、各入出力端子に fanout 条件を付加する方法等を用いて LSI を設計、作成している。そこで、今回は、アルゴリズム全てを実装せずに、primitive レベルから性能を見積る方法を行うため、characterize 手法は使用せず、以下のように入出力端子に fanout 設定を行う。

primitive の入力ピンの fanin が 1 になるように条件をつける。

primitive の出力から最大 40 個の primitive が並列に接続されても耐えうるように、primitive の出力ピンの fanout は 40 になるように条件をつける。



## 4 . 各 primitive の見積り

評価方法に従って評価を実行するために、Hierocrypt-L1 の構造を詳細にチェックし、各 primitive の見積りを行った。ここでは、回路規模や速度に関しては考慮せずに、論理的にどのような構成のものがいくつあるかということについて見積もりを行っている。

### 4 . 1 データランダムイズ部

表 1 にあるように、暗号化部に関しては、関数が 5 個、XS 関数が 1 個の 6 段構成となっている。その他には、最後の部分の拡大鍵との 64 ビット排他的論理和 (EXOR) が 1 個存在している。復号化部でも、暗号化部同様に、 $s^{-1}$  関数が 5 個、 $XS^{-1}$  関数が 1 個の 6 段構成となっている。その他には、最後の部分の拡大鍵との 64 ビット排他的論理和 (EXOR) が 1 個存在している。

それぞれ、関数、XS 関数と  $s^{-1}$  関数、 $XS^{-1}$  関数の構成に関しても、ほぼ同程度の primitive 構成となっていることが判る。ただし、Feistel 構造の場合と異なり、暗号化部と復号化部において、共通のデータランダムイズ部を利用することが不可能であることから、回路規模が約 2 倍ことに留意する必要がある。

表 1 . データランダムイズ部の各 primitive の見積り

暗号化部	関数	5 個	復号化部	$s^{-1}$ 関数	5 個
	XS 関数	1 個		$XS^{-1}$ 関数	1 個
	64 ビット EXOR	1 個		64 ビット EXOR	1 個
関数	64 ビット EXOR	2 個	$s^{-1}$ 関数	64 ビット EXOR	2 個
	$MDS_H$ 関数	1 個		$MDS_H^{-1}$ 関数	1 個
	$mds_L$ 関数	2 個		$mds_L^{-1}$ 関数	2 個
	関数 $s$	16 個		関数 $s^{-1}$	16 個
XS 関数	64 ビット EXOR	2 個	$XS^{-1}$ 関数	64 ビット EXOR	2 個
	$mds_L$ 関数	2 個		$mds_L^{-1}$ 関数	2 個
	関数 $s$	16 個		関数 $s^{-1}$	16 個

## 4.2 鍵スケジュール部

表2にあるように、中間鍵生成部に関しては、ダミー段処理<sup>0</sup>が1個、中間鍵段関数<sup>4</sup>が4個、中間鍵段関数<sup>-1</sup>が3個の8段構成となっている。ダミー段処理<sup>0</sup>、中間鍵段関数<sup>4</sup>、中間鍵段関数<sup>-1</sup>の構成に関しても、ほぼ同程度のprimitive構成となっていることが判る。

拡大鍵生成部に関しては、F関数が7個、32ビット排他的論理和(EXOR)が35個存在している。

鍵スケジュール部の場合は、データランダムイズ部と異なり、暗号化部と復号化部において、共通の鍵スケジュール部を利用することが可能である。

表2. 鍵スケジュール部の各 primitive の見積り

中間鍵生成部	ダミー段処理 <sup>0</sup>	1個	暗号化・復号とも同じ構成	
	中間鍵段関数 <sup>4</sup>	4個		
	中間鍵段関数 <sup>-1</sup>	3個		
ダミー段処理 <sup>0</sup>	32ビットEXOR	3個	F関数	
	M <sub>5</sub> 関数	1個		関数s
	M <sub>B</sub> 関数	1個		P <sup>(8)</sup> 関数
	F関数	1個		4個
中間鍵段関数 <sup>4</sup> 4回実行	32ビットEXOR	3個	1段辺り <u>128ビット</u> の拡大鍵を生成	
	P <sup>(16)</sup> 関数	1個		
	M <sub>5</sub> 関数	1個		
	M <sub>B</sub> 関数	1個		
	F関数	1個		
中間鍵段関数 <sup>-1</sup> 3回実行	32ビットEXOR	3個	1段辺り <u>192ビット</u> の拡大鍵を生成	
	P <sup>(16)-1</sup> 関数	1個		
	M <sub>5</sub> 関数	1個		
	M <sub>B</sub> 関数	1個		
	F関数	1個		
拡大鍵生成部	F関数	7個	暗号化・復号とも同じ構成	
	32ビットEXOR	35個		

## 5. ハードウェア評価結果

各 primitive の見積もり結果をもとにして、評価方針通りに評価を行った。

表 3 は、データランダムイズ部の各 primitive の実装結果である。ここで、関数や XS 関数の実装に関しては、下位の primitive 毎に設計して積み上げる方式ではなく、実際に Verilog-HDL で記述し、論理合成を行った結果である。

表 3 . データランダムイズ部の primitive 実装結果

	回路規模[Gate]	クリティカルパス[ns]
関数	23125	11.47
XS 関数	22960	10.38
2to1selector*32bit	226	1.6
64 ビットレジスタ	515	0.80

表 4 は、鍵スケジュール部の各 primitive の実装結果である。中間鍵生成部に関しては、Feistel 構造であるため、ダミー段処理<sup>0</sup>を 1 回、中間鍵段関数<sup>0</sup>を 4 回、中間鍵段関数<sup>-1</sup>を 3 回処理した結果の合計が、クリティカルパスとなる。それに対して、拡大鍵生成部では、それぞれを 1 段から 7 段までの処理をそれぞれ並列実行可能であることから、クリティカルパスは拡大鍵生成(平文側)の 1 回分である。

表 4 . 鍵スケジュール部の primitive 実装結果

	回路規模[Gate]	クリティカルパス[ns]
32 ビット EXOR	267	1.08
中間鍵段関数	6942	6.3
ダミー段処理 <sup>0</sup>	6370	5.94
中間鍵段関数 <sup>-1</sup>	6793	5.29
中間鍵生成回路	41522	36.11
拡大鍵生成(平文側)	6606	5.47
拡大鍵生成(暗号文側)	6920	5.39

表 3、表 4 の primitive 実装結果をもとに、データランダムイズ部、鍵スケジュール部をアルゴリズムの構成を再現すると、表 5 のような結果となった。データランダムイズ部では暗号化部と復号化部で構成が異なるが、提示されている Hierocrypt-L1 技術仕様書では、復号化回路に関する仕様が完全に記述されていない。そのため、正確な回路を構成することが困難であることから、本報告の評価では、暗号化回路を実装し、復号化回路に関しても、同等程度であるとの見積もりを行っている。

表 5 . データランダムイズ部、鍵スケジュール部の評価結果

	回路規模 [Gate]	クリティカル パス[ns]
暗号化部	138582	67.73
復号化部	138582	67.73
2to1selector*64bit	452	1.6
64 ビットレジスタ	515	0.80
小計(演算部分)	278130	70.13
中間鍵生成回路	41522	36.11
拡大鍵生成回路	47184	5.47
64 ビットレジスタ*13	6691	0.80
小計(鍵生成部分)	95397	42.38
合計	373526	70.13

以上の実装結果および見積もりにより、Hierocrypt-L1 の H/W 詳細評価は、表 6 のような結果となった。なお、アルゴリズムの処理速度を見積もるため、本報告ではクリティカルパスに鍵スケジュールは含まれていないことに注意する。

表 6 . Hierocrypt-L1 の H/W 詳細評価結果

回路規模[Gate]	クリティカルパス[ns]	処理速度[Mbps]
373526	70.13	912.59

## 6 . まとめ

Hierocrypto-L1 については、5 章の評価結果のように、約 912Mbps の処置速度であることから、64 ビット暗号として Triple-DES と比較した場合、高速なアルゴリズムであると言える。しかし、回路規模に関しては、Triple-DES と比較した場合、約 373Kgate と大きいアルゴリズムである。実際の回路実装を考慮した場合、関数や中間鍵段関数等を全て実装することは無く、1 個実装し、ループして使用することが考えられるが、その場合においても、約 100Kgate 前後の規模となることが予想される。従って、IC カードや携帯端末などの小型なデバイスを使用するアプリケーションには向いていないアルゴリズムであると考えられる。

- 以上 -